芯片AI技术大会聚焦PCIe8.0、224G/448G高速链路与Chiplet先进封装等

当前人工智能市场需求持续增长，应用场景不断扩展，全球人工智能市场呈现强劲发展态势。通用大模型、芯片、算力基础设施等底层能力持续优化，推动AI应用在广度与深度上进一步拓展。产业基础能力的提升与应用场景的丰富形成正向循环，加速了整体AI产业的发展节奏。

在此背景下，AI X Compute 算力基础设施测试论坛将于6月30日举办，聚焦硬核技术领域。论坛重点关注Chiplet先进封装、高速计算PCIe 6.0/7.0接口技术、112G/224G高速接口等热点方向。来自长电科技、晟联科及BitifEye的行业专家将共同探讨技术趋势与未来走向。如果您关注这些领域，欢迎注册参会，进行面对面交流。

论坛日程

以下是具体日程安排：

13:30-13:50 主题演讲——智算基石：从芯片到集群的规模化跨越
演讲嘉宾：Brig Asay，是德科技互联网基础设施事业部战略规划总监

13:50-14:20 先进封装中的多物理场挑战和STCO应对方案
演讲嘉宾：唐彦波，长电科技芯片性能中心负责人

14:20-14:50 晟联科 PCIe 6.0：构筑极致稳定、持续领先的算力互联基石
演讲嘉宾：汪成喜，晟联科市场总监

14:50-15:35 联合演讲
01. PCIe 6.0 一致性测试深入探讨及PCIe 7.0/8.0展望 —— 马卓凡，是德科技数字解决方案工程师
02. 护航AI算力：为什么 PCIe 6.0 接收器性能至关重要 —— 卢哲伟，BitifEye东亚区市场开发总监

15:35-16:15 AI爆发下的算力突围：200G/Lane电气测试全景解析
演讲嘉宾：张晓，是德科技数字解决方案工程师

16:15-17:00 赋能AI算力：高速数字接口(USB4/DP/DDR/MIPI) 测试演进
演讲嘉宾：朱杰昕，是德科技数字解决方案工程师

17:00-17:05 抽奖

演讲摘要

演讲题目：智算基石：从芯片到集群的规模化跨越
核心观点明确：当前正处于智能时代的“算力奇点”。大模型参数规模从千亿级向万亿级乃至十万亿级快速跃升，但算力供需缺口呈指数级扩大，“算力焦虑”已成为AI创新的主要瓶颈。本演讲将详细拆解从芯片到AI加速卡再到集群级别的扩展技术，以及相关的测试挑战。

演讲题目：先进封装中的多物理场挑战和STCO应对
后摩尔时代，先进封装是提升系统性能与集成度的关键路径，STCO在其中发挥重要作用。先进封装在信号完整性、电源完整性、散热、翘曲、可靠性等方面面临多重挑战。通过多物理场耦合以及仿真与测试的反复迭代，可为摩尔定律延续和芯片性能优化提供扎实技术支撑。

演讲题目：晟联科 PCIe 6.0：构筑极致稳定、持续领先的算力互联基石
从PCIe协议演进和应用场景切入，重点剖析PCIe 6.0在AI/HPC领域的广阔市场前景与迫切需求。同时介绍晟联科PCIe 6.0 PHY IP的最新进展，依托其在高速SerDes领域扎实的研发能力和成功交付经验，为算力互联产品的极致稳定和持续领先提供坚实保障。

演讲题目：PCIe 6.0 一致性测试深入探讨及PCIe 7.0/8.0展望
即将于7月底举行的PCI-SIG第140次Compliance Workshop，将开启PCI Express 6.x设备首次官方集成商列表测试。这意味着PCIe 6.0生态正式进入一致性验证与规模化部署新阶段。本次专题聚焦PCIe 6.0一致性测试的关键技术和验证难点，深入解析高速互连测试中的信号完整性、协议一致性及系统级验证挑战，同时展望PCIe 7.0/8.0在持续高速演进中对测试方法、验证能力和产业生态带来的新要求。

演讲题目：规模化AI：为什么 PCIe 6.0 接收器性能至关重要
为确保AI工作负载流畅运行，向PCIe 6.0（64 GT/s）过渡已成为新基准而非可选项。在30分钟的课程中，深入探讨PAM4接收器评估的复杂性，解决关键验证挑战，明确稳定接收器性能的要求，确保硬件不会成为瓶颈，帮助企业构建强大且面向未来的AI生态系统。

演讲题目：AI爆发下的算力突围：200G/Lane电气测试全景解析
为满足AI集群对互连带宽的极致需求，IEEE 802.3dj/UALink 200G/OIF CEI-224G等标准正从800G向1.6T甚至3.2T快速演进。本次专题重点介绍200Gbps/Lane主流标准的演进状况。针对大于32dB的高损耗链路环境，IEEE 802.3dj引入全新测试方法学，包括新的抖动指标（如J3U、EOJ、JHRMS）、SNRISI和基于COM模型的接收端校准流程等，同时展示是德科技从芯片到组件再到系统的完整发送端、接收端电气性能测试方案。

演讲题目：赋能AI算力：高速数字接口 (USB4/DP/DDR/MIPI) 测试演进
随着数据吞吐量需求爆发，高速数字总线标准快速演进，传输速率和调制方式复杂性成倍增加（从NRZ向PAM3/PAM4演进）。带宽效率提升的同时，信噪比下降和设计复杂度剧增成为严峻的物理层挑战。本次演讲将首发介绍是德科技全新一代Infiniium XR8示波器，深入解析USB4/DP/DDR/MIPI等核心高速接口的最新标准动态，并全面展示XR8如何结合先进的自动化合规测试软件，帮助工程师精准实现眼图测试、抖动分析以及一站式发射端（Tx）一致性测试，加速下一代高速数字接口的研发与落地。

嘉宾简介

Brig Asay，是德科技互联网基础设施事业部战略规划总监

唐彦波，长电科技芯片性能中心负责人

汪成喜，晟联科市场总监

卢哲伟，BitifEye东亚区市场开发总监

马卓凡，是德科技数字解决方案工程师

张晓，是德科技数字解决方案工程师

朱杰昕，是德科技解决方案工程师

现场样机展示

200G/lane 电口测试解决方案
PCIe 6.0/7.0测试解决方案

论坛抽奖