台积电AI芯片三层蛋糕理论：光互连与COUPE技术成关键

在近期举办的台积电2026年技术论坛上，公司高层提出了一个聚焦于AI芯片内部架构的“三层蛋糕”理论，为观察AI硬件发展提供了新视角。

台积电详解AI芯片“三层蛋糕”架构

台积电副共同营运长张晓强指出，若将视角从宏观的AI生态系统拉近至芯片本身，其核心架构可清晰划分为三个层次。这包括负责核心处理的“运算”层、实现多芯片高效集成的“异质整合与3D IC”层，以及被他视为“未来最重要”的“光子与光学互连”层。

COUPE光互连技术站上“C位”

台积电先进技术业务开发处长袁立本阐释，公司正构建对应这三层的完整AI平台架构，其核心支柱包含SoIC、CoWoS以及关键的COUPE光互连技术。据悉，全球首款采用COUPE技术的200Gbps微环调制器已于今年启动生产，并实现了极低的比特误码率。张晓强在论坛中特别强调：“一定要记住COUPE这个名字。”

COUPE技术原理与优势

COUPE是一种通过台积电SoIC技术，将电子集成电路与光子集成电路进行3D堆叠的解决方案。这种紧密堆叠大幅缩短了组件间距，从而显著提升了带宽和功率效率，并减少了信号损耗。该技术被视为推动共封装光学技术商业化落地的关键一步，其整合平台预计在今年进入量产。

未来路径与市场展望

袁立本展望，到2030年前，台积电计划通过部署400Gbps光调制器等技术，将光互连带宽密度提升8倍。他特别指出，与传统铜互连相比，COUPE技术能将系统能效提升4倍，延迟降低10倍；若与先进封装平台深度整合，能效提升甚至可达10倍，延迟降低20倍。

市场分析认为，COUPE技术有望助力台积电在硅光子时代巩固领导地位。随着相关产品在2026年实现规模化量产，共封装光学产业链成熟度将全面达标，预计到2030年，其市场规模将达到100亿美元。

CoWoS封装技术持续迭代

除光互连技术外，台积电也更新了其核心封装技术CoWoS的蓝图。据悉，2028年将量产可整合多达20颗HBM的14倍光罩尺寸CoWoS；2029年将进一步推出整合能力提升至24颗HBM的版本。目前，台积电已量产的5.5倍光罩尺寸CoWoS为全球最大尺寸封装产品，生产良率高达98%。