微米叠十层几乎0偏移！浦项科大把芯片堆叠密度干到HBM四倍

超薄芯片堆叠技术突破：HBM密度有望提升4倍

先说明几个核心判断：HBM（高带宽存储器）的性能几乎直接决定了AI半导体的发展上限，而HBM的关键在于多层存储芯片的垂直堆叠——堆叠层数越多，性能越强，但芯片越薄越容易损坏。这一技术难题，如今被浦项科技大学团队成功破解。

据快科技7月8日消息，由机械工程系金锡教授、金宇铉博士生以及韩国工业技术研究院金浩铉博士共同完成的研究，近日宣布开发出一种超薄半导体芯片的稳定堆叠技术。集成密度可直接提升至现有HBM的约4倍——这并非小幅改进，而是为高性能AI半导体开辟了一条全新路径。

问题究竟出在哪里？简单来说，芯片越薄越脆弱。当厚度仅为几十微米甚至更薄时，传统工艺基本失效——弯曲、断裂成为常见现象。这一技术瓶颈多年来一直制约着HBM层数的突破。

本次研究的核心思路非常巧妙：将转移印刷和实时键合两种技术整合到同一工艺平台上。转移印刷负责将芯片精准移动至指定位置，实时键合则在芯片转移的瞬间同步完成金属连接。芯片转移、贴装、电气连接三道工序合为一体——从根本上解决了超薄芯片在操作过程中容易损坏的难题。

具体数据更加直观：团队在低于180摄氏度、低于20千帕的温和条件下，成功堆叠了厚度约14微米的超薄硅芯片，层数达到10层以上。14微米是什么概念？大约是一根头发丝的五分之一。堆叠完成后，层间对位误差极小，芯片翘曲被大幅抑制。在同一封装高度内，可容纳的芯片数量自然显著增加。

这项技术不仅瞄准AI半导体，还可应用于Chiplet（小芯片）封装和Micro LED显示器领域。相关成果已发表在《Results in Engineering》网络版。行业分析普遍认为，从材料工艺到集成方案，这波技术突破为后摩尔时代的芯片堆叠提供了一条全新的技术路径。